Die „Junction Boards“ werden in der Nähe der Silizium-Streifen-Detektoren eingebaut, sie müssen daher strahlungsfest und immun gegen das dortige starke Magnetfeld sein. Im Wesentlichen bestehen diese Boards aus Steckverbindern und DC/DC-Konvertern zur Spannungsversorgung, die am CERN entwickelt wurden.

Außerhalb des Detektors sitzen die „FADC“-Platinen in so genannten Crates. Diese Baugruppen übernehmen – wie der Name besagt – einerseits die Digitalisierung der bis dahin analogen Daten vom Detektor, aber auch die erste Stufe der Datenverarbeitung und Reduktion. Jedes Board empfängt vom Detektor etwa 1.5 GB/s an Daten, die auf maximal 128 MB/s reduziert werden müssen. Die dafür nötige Intelligenz steckt in einem großen programmierbaren Logikbaustein (FPGA), in dem in 48 parallel angeordneten Pipelines verschiedene Algorithmen auf die eingehenden Daten angewendet werden und damit die Datenrate auf weniger als ein Zehntel reduziert wird.

Ab 2019 werden je 48 Platinen der beiden Typen im Belle II-Detektor zum Einsatz kommen. Die geplante Projektdauer ist 10 Jahre. Nachdem im Betrieb weder „FADC“ noch „Junction Boards“ zugänglich sind, ist die bestmögliche Qualität für Leiterplatten und Bestückung geradezu zwingend erforderlich, um langfristige Funktionstüchtigkeit zu garantieren. Nach intensiven Tests am HEPHY werden die Platinen in zwei Tranchen nach Japan geschickt, um dort ab April weitere Systemtests zu laufen. Im Herbst werden die Boards dann im Belle II-Detektor eingebaut, um ab 2019 echte Messwerte zu liefern.